74ls743512cc新萄京网址素材

74LS74内含两个卓著的D上升沿双d漆器，每份漆器有数据入口（D），置位入口（）复位入口（），led数字桌面时钟入口（CP）和数据输出（Q，）。，的低电平转换电路使输出预置或清除，而与另外入口端的电平转换电路漠不相关。当，均无效（高电平转换电路式）时。相符建立时间要求的D数据在CP上升沿pe板的作用是什么下传送到输出端。

74ls7474161功能表:

           图1   74ls74引脚图

尝试：

用74LS74构成4位存放器

一度D漆器可心想事成一位二进数的存储，因此应采用4个D漆器心想事成4位存放器。由于要心想事成移位存放，4个D漆器之间应相互中继。

（1）首先在图2中做到本该的联线，构成可心想事成并入并出，串入串出，串入并出的多功能移位存放。按图接好电路。

 (2)  D3 D2 D1 D0分别接逻辑电门，Q3 Q2 Q1 Q0接发光二极管；

 (3) 先清零；

 (4) 按下列要求，心想事成本该功能，观察3d开奖结果，并描述生业过程。

并入并出：

使数据入口端D3D2D1D0=1011，给CP端入口一度正单脉冲，观察Q3Q2Q1Q0发光二极管的状态。，将3d开奖结果填入表中。

并入串出：

使数据入口端D3D2D1D0=1011，给CP端入口4个正单脉冲，观察Q3端发光二极管的状态，将3d开奖结果填入表6中。

串入并出：

使数据入口端D0分别为1011。同时通过给CP端入口正单脉冲将D0端的4 个数据送入存放器。观察Q3Q2Q1Q0端发光二极管的状态。将3d开奖结果填入表中。

串入串出：

使数据入口端D0分别为1011，同时通过给CP端入口正单脉冲，将D0端的4 个数据送入存放器。在CP端输完8个脉冲后，观察Q3端发光二极管的状态，将3d开奖结果填入表2中。　

                 图2